基于Flash的红外相机数据高速存储

发布时间：2024-03-16 06:39

　　随着光电经纬仪数字化改造和航天需要,要求一种存储速度高、容量大、体积小、可靠性高的存储系统,将事先采集的数据存储,然后进行后续的处理。随着数据采集技术的发展,采集的数据速度越来越高,容量越来越大,传统的计算机存储的方式受到带宽和速度的限制,已经很难再有很大突破。相反,非易失性存储器随着半导体的发展,其价格越来越低,容量越来越大,得到更多人的关注。 本文讨论了Flash存储阵列实现高速度,大容量的数据采集存储方案。在深入理解Flash存储器存储数据的特点后,采用多片Flash交叉编程,并行工作的方法,以获得较高的速度和较大存储容量。整个系统以一片FPGA为控制核心,控制数据的读写等。数据采集完成之后,为了能够分析处理,通过USB2.0将数据输出到计算机。 本文首先分析了现代一些存储系统的优缺点,在此基础上提出了Flash阵列存储的方案。给出了存储系统硬件设计框图,并对各硬件模块进行了设计。FPGA内部时序设计是Flash阵列存储的重点,本文对Flash的擦除、读、写、无效块识别、FPGA与USB的数据通信时序进行了详细分析和设计。然后对USB的固件程序和驱动程序开发也做了设置。最后讨论了...

【文章页数】：60 页

【学位级别】：硕士

【部分图文】：

图2.3KgWAG08UIA的封装

图2.3KgWAG08UIA的封装3为KgwAG08ulA的封装图，其管脚信号的定义如下:~工/07:命令、地址。数据复用的8位工/O线。既作为数据的输址、命令的输入口。当芯片的片选无效或者输出无效时，工/0总线(ColnlnandLatChEnable):命令锁存使能信号，输入....

图2.6DsgoeR286的封装及内部结构

图2.6DsgoeR286的封装及内部结构针CameraLink接线端口及FPGA的主要连片将CameraLink接线端口传输的4组LV数据信号和一个时钟信号。O十RxINO+Rx0UTOO-RxlNO-RXOUTII+RXJNI+I-口Z+R义INI-DS90CR286Rx】N....

图2.9FXZ数据传输原理图

中断与8051内核通信。缓冲。端点就是一个充满了总线上接收或保持传输字节的个64字节的端点缓冲区和一个可定义为不同端点方式的冲区被设计为EPO、EPllN和EPIOUT。4KB缓冲区则被定O和EPI是小端点，只能被CPU访问，不能直接与外部逻S是大端点，可配置并且能够满足USB2....

图2.11SN74LVTH162245芯片的封装

FPGA管脚输出的驱动能力有的驱动能力，我们选用了Tl公装如图2.11，内部结构如图2飞Dl尺，，口‘:::IOE

本文编号：3929265